LUẬN VĂN TỐT NGHIỆP MẠCH GHI ĐỌC EPROM CHO VI ĐIỀU KHIỂN 8951, thuyết minh MẠCH GHI ĐỌC EPROM CHO VI ĐIỀU KHIỂN 8951, quy trình sản xuất MẠCH GHI ĐỌC EPROM CHO VI ĐIỀU KHIỂN 8951, bản vẽ nguyên lý, bản vẽ thiết kế, FILE lập trình,

I. Đặt vấn đề:

Cùng với sự phát triển của nền kinh tế và khoa học kỹ thuật trên con đường công nghiệp hóa, hiện đại hóa đất nước. Ngành điện tử nói chung đã có những bước tiến vượt bậc và mang lại những thành quả đáng kể.

Trong đó vi xử lí là lĩnh vực đã thực sự mang lại những hiệu qủa chính xác và gọn nhẹ trong quá trình điều khiển, sản xuất.

Để sử dụng triệt để bộ nhớ EPROM bên trong cũng như sự cần thiết có một chương trình hệ thống nào đó được nạp vào trong EPROM để thi hành khi vừa mở máy.

II. Mục đích yêu cầu:

1. Mục đích:

Thực hiện mạch nạp EPROM cho vi điều khiển để sử dụng hiệu quả bộ nhớ của EPROM.

Viết một chương trình hệ thống nạp vào trong máy.

2. Yêu cầu:

Mạch hoạt động chính xác, khi nạp và đọc phải nạp đúng dữ liệu cần nạp hay đọc, đồng thời khi xoá thì phải xoá toàn bộ vùng nhớ.

Mạch gọn nhẹ, dễ sử dụng, dễ kiểm soát và vận hành.

Trong thời gian giới hạn 7 tuần và kiến thức còn nhiều hạn chế nên đề tài: “MẠCH GHI ĐỌC EPROM CHO VI ĐIỀU KHIỂN 8951” do em thực hiện chắc chắn có những sai sót, rất mong sự thông cảm, đóng góp của các thầy, các cô và các bạn tham khảo để đề tài hoàn thiện hơn và mang lại hiệu quả thiết thực hơn trong thực tế.

I. Cấu tạo vi điều khiển họ MSC-51:

1. Giới thiệu cấu trúc phần cứng họ MSC-51 (8951):

            Đặc điểm và chức năng hoạt động của các IC họ MSC-51 hoàn toàn tương tự như nhau. Ở đây giới thiệu IC 8951 là một họ IC vi điều khiển do hãng Intel của Mỹ sản xuất. Chúng có các đặc điểm chung như sau:

            Các đặc điểm của 8951 được tóm tắt như sau:

• 4 KB EPROM bên trong.
• 128 Byte RAM nội.
• 4 Port xuất /nhập I/O 8 bit.
• Giao tiếp nối tiếp.
• 64 KB vùng nhớ mã ngoài
• 64 KB vùng nhớ dữ liệu ngoại.
• Xử lý Boolean (hoạt động trên bit đơn).
• 210 vị trí nhớ có thể định vị bit.
• 4ms cho hoạt động nhân hoặc chia.

2. Khảo sát sơ đồ chân 8951 và chức năng từng chân:

2.1 Sơ đồ chân 8951:

Sơ đồ chân IC 8951

2.2 Chức năng các chân của 8951

            8951 có tất cả 40 chân có chức năng như các đường xuất nhập. Trong đó có 24 chân có tác dụng kép (có nghĩa là 1 chân có 2 chức năng), mỗi đường có thể hoạt động như đường xuất nhập hoặc như đường điều khiển hoặc là thành phần của các bus dữ liệu và bus địa chỉ.

            a.Các Port:

Port 0:

Port 0 là port có 2 chức năng ở các chân 32 - 39 của 8951. Trong các thiết kế cỡ nhỏ không dùng bộ nhớ mở rộng nó có chức năng như các đường I/O. Đối với các thiết kế cỡ lớn có bộ nhớ mở rộng, nó được kết hợp giữa bus địa chỉ và bus dữ liệu.

Port 1:

Port 1 là port I/O trên các chân 1-8. Các chân được ký hiệu  P1.0, P1.1, p1.2, ... p1.7 có thể dùng cho giao tiếp với các thiết bị ngoài nếu cần. Port 1 không có chức năng khác, vì vậy chúng chỉ được dùng cho giao tiếp với các thiết bị bên ngoài.

Port 2:

Port 2 là 1 port có tác dụng kép trên các chân 21- 28 được dùng như các đường xuất nhập hoặc là byte  cao của bus địa chỉ đối với các thiết bị dùng bộ nhớ mở rộng.

Port 3:

Port 3 là port có tác dụng kép trên các chân 10-17. Các chân của port này có nhiều chức năng, các công dụng chuyển đổi có liên hệ với các đặc tính đặc biệt của 8951 như ở bảng sau:

Bit	Tên	Chức năng chuyển đổi
P3.0	RXT	Ngõ vào dữ liệu nối tiếp.
P3.1	TXD	Ngõ xuất dữ liệu nối tiếp.
P3.2	INT0\	Ngõ vào ngắt cứng thứ 0
P3.3	INT1\	Ngõ vào ngắt cứng thứ 1
P3.4	T0	Ngõ vào củaTIMER/COUNTER thứ 0.
P3.5	T1	Ngõ vào củaTIMER/COUNTER thứ 1.
P3.6	WR\	Tín hiệu ghi dữ liệu lên bộ nhớ ngoài
P3.7	RD\	Tín hiệu đọc bộ nhớ dữ liệu ngoài.

            b.Các ngõ tín hiệu điều khiển:

Ngõ tín hiệu PSEN (Program store enable):

PSEN là tín hiệu ngõ ra ở chân 29 có tác dụng cho phép đọc bộ nhớ chương trình mở rộng thường được nối đến chân OE\ (output enable) của Eprom cho phép đọc các byte mã lệnh.

PSEN ở mức thấp trong thời gian Microcontroller 8951 lấy lệnh. Các mã lệnh của chương trình được đọc từ Eprom qua bus dữ liệu và được chốt vào thanh ghi lệnh bên trong 8951 để giải mã lệnh. Khi 8951 thi hành chương trình trong EPROM nội PSEN sẽ ở mức logic 1.

Ngõ tín hiệu điều khiển ALE (Address Latch Enable)

Khi 8951 truy xuất bộ nhớ bên ngoài,  port 0 có chức năng là bus địa chỉ và bus dữ liệu do đó phải tách các đường dữ liệu và địa chỉ. Tín hiệu ra ALE ở chân thứ 30 dùng làm tín hiệu điều khiển để giải đa hợp các đường địa chỉ và dữ liệu khi kết nối chúng với IC chốt.

Tín hiệu ra ở chân ALE là một xung trong khoảng thời gian port 0 đóng vai trò là địa chỉ thấp nên chốt địa chỉ hoàn toàn tự động.

Các xung tín hiệu ALE có tốc độ bằng 1/6 lần tần số dao động trên chip và có thể được dùng làm tín hiệu clock cho các phần khác của hệ thống. Chân ALE được dùng làm ngõ vào xung lập trình cho EPROM trong 8951.

Ngõ tín hiệu EA\(External Access):

Tín hiệu vào EA\ ở chân  31 thường được mắc lên mức 1 hoặc mức 0. Nếu ở mức 1, 8951  thi hành chương trình từ EPROM nội trong khoảng địa chỉ thấp 4 Kbyte. Nếu ở mức 0, 8951 sẽ thi hành chương trình từ bộ nhớ mở rộng. Chân EA\ được lấy làm chân cấp nguồn 12V khi lập trình cho Eprom trong 8951.

Ngõ tín hiệu RST (Reset) :

Ngõ vào RST ở chân 9 là ngõ vào Reset của 8951. Khi ngõ vào tín hiệu này đưa lên cao ít nhất là 2 chu kỳ máy,  các thanh ghi bên trong được nạp những giá trị thích hợp để khởi động hệ thống. Khi cấp điện mạch tự động Reset.

Các ngõ vào bộ dao động X1,X2:

Bộ dao động được được tích hợp bên trong 8951, khi sử dụng 8951 người thiết kế chỉ cần kết nối thêm thạch anh và các tụ như hình vẽ trong sơ đồ. Tần số thạch anh thường sử dụng cho 8951 là 12Mhz.

Chân 40 (Vcc) được nối lên nguồn 5V.

3. Cấu trúc bên trong vi điều khiển:

3.1 Tổ chức bộ nhớ:

Bảng tóm tắt các vùng nhớ 8951.

Bộ nhớ trong 8951 bao gồm EPROM và RAM. RAM trong 8951 bao gồm nhiều thành phần: phần lưu trữ đa dụng, phần lưu trữ  địa chỉ hóa từng bit, các bank thanh ghi và các thanh ghi chức năng đặc biệt.

8951 có bộ nhớ theo cấu trúc Harvard: có những vùng bộ nhớ riêng biệt cho chương trình và dữ liệu. Chương trình và dữ liệu có thể chứa bên trong 8951 nhưng 8951 vẫn có thể kết nối với 64K byte bộ nhớ chương trình và 64K byte dữ liệu.

Bản đồ bộ nhớ Data trên Chip như sau:

7F										FF
										F0	F7	F6	F5	F4	F3	F2	F1	F0	B
	RAM đa dụng
										E0	E7	E6	E5	E4	E3	E2	E1	E0	ACC
										D0	D7	D6	D5	D4	D3	D2	D1	D0	PSW
30										B8	-	-	-	BC	BB	BA	B9	B8	IP
2F	7F	7E	7D	7C	7B	7A	79	78
2E	77	76	75	74	73	72	71	70		B0	B7	B6	B5	B4	B3	B2	B1	B0	P.3
2D	6F	6E	6D	6C	6B	6A	69	68
2C	67	66	65	64	63	62	61	60		A8	AF			AC	AB	AA	A9	A8	IE
2B	5F	5E	5D	5C	5B	5A	59	58
2A	57	56	55	54	53	52	51	50		A0	A7	A6	A5	A4	A3	A2	A1	A0	P2
29	4F	4E	4D	4C	4B	4A	49	48
28	47	46	45	44	43	42	41	40		99	không được địa chỉ hoá bit								SBUF
27	3F	3E	3D	3C	3B	3A	39	38		98	9F	9E	9D	9C	9B	9A	99	98	SCON
26	37	36	35	34	33	32	31	30
25	2F	2E	2D	2C	2B	2A	29	28		90	97	96	95	94	93	92	91	90	P1
24	27	26	25	24	23	22	21	20
23	1F	1E	1D	1C	1B	1A	19	18		8D	không được địa chỉ hoá bit								TH1
22	17	16	15	14	13	12	11	10		8C	không được địa chỉ hoá bit								TH0
21	0F	0E	0D	0C	0B	0A	09	08		8B	không được địa chỉ hoá bit								TL1
20	07	06	05	04	03	02	01	00		8A	không được địa chỉ hoá bit								TL0
1F	Bank 3									89	không được địa chỉ hoá bit								TMOD
18										88	8F	8E	8D	8C	8B	8A	89	88	TCON
17	Bank 2									87	không được địa chỉ hoá bit								PCON
10
0F	Bank 1									83	không được địa chỉ hoá bit								DPH
08										82	không được địa chỉ hoá bit								DPL
07	Bank thanh ghi 0									81	không được địa chỉ hoá bit								SP
00	(mặc định cho R0 -R7)									88	87	86	85	84	83	82	81	80	P0

Hai đặc tính cần chú ý là:

• Các thanh ghi và các port xuất nhập đã được định vị (xác định) trong bộ nhớ và có thể truy xuất trực tiếp giống như các địa chỉ bộ nhớ khác.
• Ngăn xếp bên trong Ram nội nhỏ hơn so với Ram ngoại như trong các bộ Microcontroller khác.

RAM bên trong 8951 được phân chia như sau:

• Các bank thanh ghi có địa chỉ từ  00H đến 1FH.
• RAM địa chỉ hóa từng bit có địa chỉ từ 20H đến 2FH.
• RAM đa dụng từ 30H đến 7FH.
• Các thanh ghi chức năng đặc biệt từ 80H đến FFH.

RAM đa dụng:

Mặc dù trên hình vẽ cho thấy 80 byte đa dụng chiếm các địa chỉ từ 30H đến 7FH, 32 byte dưới từ 00H đến 1FH cũng có thể dùng với mục đích tương tự (mặc dù các địa chỉ này đã có mục đích khác).

Mọi địa chỉ trong vùng RAM đa dụng đều có thể truy xuất tự do dùng kiểu địa chỉ trực tiếp hoặc gián tiếp.

RAM có thể truy xuất từng bit:

8951 chứa 210 bit được địa chỉ hóa, trong đó có 128 bit có chứa các byte chứa các địa chỉ từ 20H đến 2FH và các bit còn lại chứa trong nhóm thanh ghi có chức năng đặc biệt.

Ý tưởng truy xuất từng bit bằng phần mềm là các đăc tính mạnh của microcontroller xử lý chung. Các bit có thể được đặt, xóa, AND, OR, … , với 1 lệnh  đơn. Đa số các microcontroller xử lý đòi hỏi một chuỗi lệnh đọc-sửa- ghi để đạt được mục đích tương tự. Ngoài ra các port cũng có thể truy xuất được từng bit.

128 bit có chứa các byte có địa chỉ từ 00H -1FH cũng có thể truy xuất như các byte hoặc  các bit phụ thuộc vào lệnh được dùng.

Các bank thanh ghi :

32 byte thấp của bộ nhớ nội được dành cho các bank thanh ghi. Bộ lệnh 8951 hổ trợ 8 thanh ghi có tên là R0 -R7 và theo mặc định sau khi reset hệ thống, các thanh ghi này có các địa chỉ từ 00H - 07H.               

Các lệnh dùng các thanh ghi RO - R7 sẽ ngắn hơn và nhanh hơn so với các lệnh có chức năng tương ứng dùng kiểu địa chỉ trực tiếp. Các dữ liệu được dùng thường xuyên nên dùng một trong các thanh ghi này.

Do có 4 bank thanh ghi nên tại một thời điểm chỉ có một bank thanh ghi được truy xuất bởi các thanh ghi RO - R7 để chuyển đổi việc truy xuất các bank thanh ghi ta phải thay đổi các bit chọn bank trong thanh ghi trạng thái.

3.2 Các thanh ghi có chức năng đặc biệt:

Các thanh ghi nội của 8951 được truy xuất ngầm định bởi bộ lệnh.

Các thanh ghi trong 8951 được định dạng như một phần của RAM trên chip vì vậy mỗi thanh ghi sẽ có một địa chỉ (ngoại trừ thanh ghi bộ đếm chương trình và thanh ghi lệnh vì các thanh ghi này hiếm khi bị tác động trực tiếp). Cũng như R0 đến R7, 8951 có 21 thanh ghi có chức năng đặc biệt (SFR: Special Function Register) ở vùng trên của RAM nội từ địa chỉ 80H - FFH.

Chú ý: tất cả 128 địa chỉ từ 80H đến FFH không được định nghĩa, chỉ có 21 thanh ghi có chức năng đặc biệt được định nghĩa sẵn các địa chỉ.

Ngoại trừ thanh ghi A có thể được truy xuất ngầm như đã nói, đa số các thanh ghi có chức năng điệt biệt SFR có thể địa chỉ hóa từng bit hoặc byte.

Thanh ghi trạng thái chương trình (PSW: Program Status Word):

Từ trạng thái chương trình ở địa chỉ D0H được tóm tắt như sau:

Bit	Symbol	Address	Description
PSW.7	CY	D7H	Cary Flag
PSW.6	AC	D6H	Auxiliary Cary Flag
PSW.5	F0	D5H	Flag 0
PSW4	RS1	D4H	Register Bank Select 1
PSW.3	RS0	D3H	Register Bank Select 0
			00=Bank 0; address 00H¸07H
			01=Bank 1; address 08H¸0FH
			10=Bank 2; address 10H¸17H
			11=Bank 3; address 18H¸1FH
PSW.2	OV	D2H	Overlow Flag
PSW.1	-	D1H	Reserved
PSW.0	P	DOH	Even Parity Flag

Chức năng từng bit trạng thái chương trình

Cờ Carry CY (Carry Flag):

Cờ nhớ có tác dụng kép. Thông thường nó được dùng cho các lệnh toán học: C=1 nếu phép toán cộng có sự tràn hoặc phép trừ có mượn và ngược lại C=0 nếu phép toán  cộng không tràn và phép trừ không có mượn.

Cờ Carry phụ AC (Auxiliary Carry Flag):

Khi cộng những giá trị BCD (Binary Code Decimal), cờ nhớ phụ AC được set nếu kết quả 4 bit thấp nằm trong phạm vi điều khiển 0AH - 0FH. Ngược lại AC=0.

Cờ 0 (Flag 0):

Cờ 0 (F0) là 1 bit cờ đa dụng dùng cho các ứng dụng của người dùng.

Những bit chọn bank thanh ghi truy xuất:

RS1 và RS0 quyết định dãy thanh ghi tích cực. Chúng được xóa sau khi reset hệ thống và được thay đổi bởi phần mềm khi cần thiết.

Tùy theo RS1, RS0 = 00, 01, 10, 11 sẽ được chọn Bank tích cực tương ứng là Bank 0, Bank1, Bank2, Bank3.

RS1	RS0	BANK
0	0	0
0	1	1
1	0	2
1	1	3

Cờ tràn OV (Over Flag):

Cờ tràn được set sau một hoạt động cộng hoặc trừ nếu có sự tràn toán học. Khi các số có dấu được cộng hoặc trừ với nhau, phần mềm có thể kiểm tra bit này để xác định xem kết quả có nằm trong tầm xác định không. Khi các số không có dấu được cộng bit OV  được bỏ qua. Các kết quả lớn hơn +127 hoặc nhỏ hơn -128 thì bit OV=1.

Bit Parity (P) :

Bit tự động được set hay Clear ở mỗi chu kỳ máy để lập Parity chẵn với thanh ghi A. Sự đếm các bit 1 trong thanh ghi A cộng với bit Parity luôn luôn chẵn. Ví dụ A chứa 10101101B thì bit P set lên 1 để tổng  số bit 1 trong A và P tạo thành số chẵn.

Bit Parity thường được dùng trong sự kết hợp với những thủ tục của Port nối tiếp để tạo ra bit Parity trước khi phát đi hoặc kiểm tra bit Parity sau khi thu.

Thanh ghi B :

Thanh ghi B ở địa chỉ F0H được dùng cùng với thanh ghi A cho các phép toán nhân chia. Lệnh MUL AB  sẽ nhận những giá trị không dấu 8 bit trong hai thanh ghi A và B, rồi trả về kết quả 16 bit trong A (byte cao) và B(byte thấp). Lệnh DIV AB  lấy A chia B, kết quả nguyên đặt vào A, số dư đặt vào B.

Thanh ghi B có thể được dùng như một thanh ghi đệm trung gian đa mục đích. Nó là những bit định vị thông qua những địa chỉ từ F0H - F7H.

Con trỏ Ngăn xếp SP (Stack Pointer) :

Con trỏ ngăn xếp là một thanh ghi 8 bit ở địa chỉ 81H. Nó chứa địa chỉ của của byte dữ liệu hiện hành trên đỉnh ngăn xếp. Các lệnh trên ngăn xếp bao gồm các lệnh cất dữ liệu vào ngăn xếp (PUSH) và lấy dữ liệu ra khỏi ngăn xếp (POP). Lệnh cất dữ liệu vào ngăn xếp sẽ làm tăng  SP trước khi ghi dữ liệu và lệnh lấy ra khỏi ngăn xếp sẽ làm giảm SP. Ngăn xếp của 8031/8051 được giữ trong RAM nội và giới hạn các địa chỉ có thể truy xuất bằng địa chỉ gián tiếp, chúng là 128 byte đầu của 8951.

    Để khởi động SP với ngăn xếp bắt đầu tại địa chỉ 60H, các lệnh sau đây được dùng:

     MOV SP , #5F

     Với lệnh trên thì ngăn xếp của 8951 chỉ có 32 byte vì địa chỉ cao nhất của RAM trên chip là 7FH. Sở dĩ giá trị 5FH được nạp vào SP vì SP tăng lên 1 là 60H trước khi cất byte dữ liệu.

     Khi Reset 8951, SP sẽ mang giá trị mặc định là 07H và dữ liệu đầu tiên sẽ được cất vào ô nhớ ngăn xếp có địa chỉ 08H. Nếu phần mềm ứng dụng không khởi động SP một giá trị mới thì bank thanh ghi1 có thể cả 2 và 3 sẽ không dùng được vì vùng RAM  này đã được  dùng làm ngăn xếp. Ngăn xếp được truy xuất trực tiếp bằng các lệnh PUSH và POP để lưu trữ tạm thời và lấy lại dữ liệu, hoặc truy xuất ngầm bằng lệnh gọi chương trình con (ACALL, LCALL) và các lệnh trở về (RET, RETI) để lưu trữ giá trị của bộ đếm chương trình khi bắt đầu thực hiện chương trình con và lấy lại khi kết thúc chương trình con ...

Con trỏ dữ liệu DPTR (Data Pointer):

Con trỏ dữ liệu (DPTR) được dùng để truy xuất bộ nhớ ngoài là một thanh ghi 16 bit  ở địa chỉ 82H (DPL: byte thấp) và 83H (DPH: byte cao). Ba lệnh sau sẽ ghi 55H vào RAM ngoài ở địa chỉ 1000H:

MOV A , #55H

MOV DPTR, #1000H

MOV @DPTR, A

Lệnh đầu tiên dùng để nạp 55H vào thanh ghi A. Lệnh thứ hai dùng để nạp địa chỉ của ô nhớ cần lưu giá trị 55H vào con trỏ dữ liệu DPTR. Lệnh thứ ba sẽ di chuyển nội dung thanh ghi A (là 55H) vào ô nhớ RAM bên ngoài có địa chỉ chứa trong DPTR (là 1000H)

Các thanh ghi Port (Port Register):

Các Port của 8951 bao gồm Port 0 ở địa chỉ 80H, Port1 ở địa chỉ  90H, Port2 ở địa chỉ  A0H, và Port3 ở địa chỉ B0H. Tất cả các Port này đều có thể truy xuất từng bit nên rất thuận tiện trong khả năng giao tiếp.

Các thanh ghi Timer (Timer Register):

8951 có chứa hai bộ định thời/bộ đếm 16 bit được dùng cho việc định thời được đếm sự kiện. Timer0 ở địa chỉ 8AH (TLO: byte thấp) và 8CH ( THO: byte cao). Timer1 ở địa chỉ 8BH (TL1: byte thấp) và 8DH (TH1 : byte cao). Việc khởi động timer được SET bởi Timer Mode (TMOD) ở địa chỉ 89H và thanh ghi điều khiển Timer (TCON) ở địa chỉ 88H. Chỉ có TCON được địa chỉ hóa từng bit.

Các thanh ghi Port nối tiếp (Serial Port Register):

8951 chứa một Port nối tiếp cho việc trao đổi thông tin với các thiết bị nối tiếp như máy tính, modem hoặc giao tiếp nối tiếp với các IC khác. Một thanh ghi đệm dữ liệu nối tiếp (SBUF) ở địa chỉ 99H sẽ giữ cả hai dữ liệu truyền và dữ liệu nhập. Khi truyền dữ liệu ghi lên SBUF, khi nhận dữ liệu thì đọc SBUF. Các mode vận khác nhau được lập trình qua thanh ghi điều khiển Port nối tiếp (SCON) được địa chỉ hóa từng bit ở địa chỉ 98H.

Các thanh ghi ngắt (Interrupt Register):

8951  có cấu trúc 5 nguồn ngắt, 2 mức ưu tiên. Các ngắt bị cấm sau khi bị reset hệ thống và sẽ được cho phép bằng việc ghi thanh ghi cho phép ngắt (IE) ở địa chỉ A8H. Cả hai được địa chỉ hóa từng bit.

Thanh ghi điều khiển nguồn PCON (Power Control Register):

Thanh ghi PCON không có bit định vị. Nó ở địa chỉ 87H chứa nhiều bit điều khiển. Thanh ghi  PCON được tóm tắt như sau:

• Bit 7 (SMOD) : Bit có tốc độ Baud ở mode 1, 2, 3 ở Port nối tiếp khi set.
• Bit 6, 5, 4 : Không có địa chỉ.
• Bit 3 (GF1) : Bit cờ đa năng 1.
• Bit 2 (GF0) : Bit cờ đa năng 2.
• Bit 1 *  (PD) : Set để khởi động mode Power Down và thoát để reset.
• Bit 0 * (IDL) : Set để khởi động mode Idle và thoát khi ngắt mạch hoặc reset.

            Các bit điều khiển Power Down và Idle có tác dụng chính trong tất cả các IC họ MSC-51 nhưng chỉ được thi hành trong sự biên dịch của CMOS.

3.3 Bộ nhớ ngoài (External Memory):

8951 có khả năng mở rộng bộ nhớ lên đến 64K byte bộ nhớ chương trình và 64k byte bộ nhớ dữ liệu ngoài. Do đó có thể dùng thêm RAM và EPROM nếu cần.

Khi dùng bộ nhớ ngoài, Port0 không còn chưc năng I/O nữa. Nó được kết hợp giữa bus địa chỉ (A0-A7) và bus dữ liệu (D0-D7) với tín hiệu ALE để chốt byte của bus địa chỉ chỉ khi bắt đầu mỗi chu kỳ bộ nhớ. Port2 được cho là byte cao của bus địa chỉ.

Truy xuất bộ nhớ mã ngoài (Acessing External Code Memory):

Bộ nhớ chương trình bên ngoài là bộ nhớ EPROM được cho phép của tín hiệu PSEN\. Sự kết nối phần cứng của bộ nhớ EPROM như sau:
Accessing External Code Memory (Truy xuất bộ nhớ mã ngoài)

Trong một chu kỳ máy tiêu biểu, tín hiệu ALE tích cực 2 lần. Lần thứ nhất cho phép 74HC373 mở cổng chốt địa chỉ byte thấp, khi ALE xuống 0 thì byte thấp và byte cao của bộ đếm chương trình đều có nhưng EPROM chưa xuất vì PSEN\ chưa tích cực, khi tín hiệu lên 1 trở lại thì Port 0 đã có dữ liệu là Opcode. ALE tích cực lần thứ hai được giải thích tương tự và byte 2 được đọc từ bộ nhớ chương trình. Nếu lệnh đang hiện hành là lệnh 1 byte thì CPU chỉ đọc Opcode, còn byte thứ hai bỏ đi.

Truy xuất bộ nhớ dữ liệu ngoài (Accessing External Data Memory) :

Bộ nhớ dữ liệu ngoài là một bộ nhớ RAM  được đọc hoặc ghi khi được cho phép của tín hiệu RD\ và WR. Hai tín hiệu này nằm ở chân P3.7 (RD) và P3.6 (WR). Lệnh MOVX được dùng để truy xuất bộ nhớ dữ liệu ngoài và dùng một bộ đệm dữ liệu 16 bit (DPTR), R0 hoặc R1 như là một thanh ghi địa chỉ.

Các RAM có thể giao tiếp với 8951 tương tự cách thức như EPROM ngoại trừ chân RD\ của 8951 nối với chân OE\ (Output Enable) của RAM và chân WR\ của 8951 nối với chân WE\ của RAM. Sự nối các bus địa chỉ và dữ liệu tương tự như cách nối của EPROM.
Accessing External Data Memory (Truy xuất bộ nhớ dữ liệu ngoài)

Sự giải mã địa chỉ (Address Decoding):

Sự giải mã địa chỉ là một yêu cầu tất yếu để  chọn EPROM, RAM, 8279, … Sự giải mã địa chỉ đối với 8951 để chọn các vùng nhớ ngoài. Nếu các con EPROM hoặc RAM 8K được dùng thì các bus địa chỉ phải được giải mã để chọn các IC nhớ nằm trong phạm vi giới hạn 8K: 0000H - 1FFFH ; 2000H - 3FFFH, …

Một cách cụ thể, IC giải mã 74HC138 được dùng với những ngõ ra của nó được nối với những ngõ vào chọn Chip CS (Chip Select) trên những IC nhớ EPROM, RAM, … Hình sau đây cho phép kết nối nhiều EPROM và RAM.

 

Address Decoding (Giải mã địa chỉ)

Sự đè lên nhau của các vùng nhớ dữ liệu ngoài:

Vì bộ nhớ chương trình là EPROM, nên nảy sinh một vấn đề bất tiện  khi phát triển phần mềm cho vi điều khiển. Một nhược điểm chung của 8951 là các vùng nhớ dữ liệu ngoài nằm đè lên nhau, vì tín hiệu PSEN\ được dùng để đọc bộ nhớ mã ngoài và tín hiệu RD\ được dùng để đọc bộ nhớ dữ liệu, nên một bộ nhớ RAM có thể chứa cả chương trình và dữ  liệu bằng cách nối đường OE\ của RAM đến ngõ ra một cổng AND có hai ngõ vào PSEN\ và RD\. Sơ đồ mạch như hình sau cho phép  bộ nhớ RAM có hai chức năng vừa là bộ nhớ chương trình vừa là bộ nhớ dữ liệu:
Overlapping the External code and data space

Vậy một chương trình có thể được load vào RAM bằng cách xem nó như bộ nhớ dữ liệu và thi hành chương trình bằng cách xem nó như bộ nhớ chương trình.

Hoạt động Reset:

có ngõ vào reset RST tác động ở mức cao trong khoảng thời gian 2 chu kỳ xung máy, sau đó xuống mức thấp để 8951 bắt đầu làm việc. RST có thể kích tay bằng một phím nhấn thường hở, sơ đồ mạch reset như sau:

Manual Reset (Reset bằng tay)

Trạng thái của tất cả các thanh ghi trong 8951 sau khi reset hê thống được tóm tắt như sau:

Thanh ghi	Nội dung
Đếm chương trình PC Thanh ghi tích lũyA Thanh ghi B Thanh ghi thái PSW SP DPRT Port 0 đến port 3 IP IE Các thanh ghi định thời SCON SBUF PCON (HMOS) PCON (CMOS)	0000H 00H 00H 00H 07H 0000H FFH XXX0 0000 B 0X0X 0000 B 00H 00H 00H 0XXX XXXXH 0XXX  0000 B

Thanh ghi quan trọng nhất là thanh ghi bộ đếm chương trình PC được reset tại địa chỉ 0000H. Khi ngõ vào RST xuống mức thấp, chương trình luôn bắt đầu tại địa chỉ 0000H của bộ nhớ chương trình. Nội dung của RAM trên chip không bị thay đổi bởi tác động của ngõ vào reset.

II. Tóm tắt tập lệnh của 8951 :

Các chương trình được cấu tạo từ nhiều lệnh, chúng được xây dựng logic, sự nối tiếp của các lệnh được nghĩ ra một cách hiệu quả và nhanh chóng, kết quả của chương trình khả thi.

Tập lệnh họ MSC-51 được sự kiểm tra của các mode định vị và các lệnh của chúng có các Opcode 8 bit. Điều này cung cấp khả năng 2⁸= 256 lệnh được thi hành và một lệnh không được định nghĩa. Vài lệnh có 1 hoặc 2 byte bởi dữ liệu hoặc địa chỉ thêm vào Opcode. Trong toàn bộ các lệnh có 139 lệnh 1 byte, 92 lệnh 2 byte và 24 lệnh 3 byte.

1. Các mode định vị (Addressing Mode) :

Các mode định vị là một bộ phận thống nhất của tập lệnh. Chúng cho phép định rõ nguồn hoặc nơi gởi tới của dữ liệu ở các đường khác nhau tùy thuộc vào trạng thái của người lập trình. 8951 có 8 mode định vị được dùng như sau:

• Thanh ghi.
• Trực tiếp.
• Gián tiếp.
• Tức thời.
• Tương đối.
• Tuyệt đối.
• Dài.
• Định vị.

1.1 Sự định vị thanh ghi (Register Addressing):

Có 4 dãy thanh ghi 32 byte đầu tiên của RAM dữ liệu trên Chip địa chỉ 00H - 1FH, nhưng tại một thời điểm chỉ có một dãy hoạt động các bit PSW3, PSW4 của từ trạng thái chương trình sẽ quyết định dãy nào hoạt động.

Các lệnh để định vị thanh ghi được  ghi mật mã bằng cách dùng bit trọng số thấp nhất của Opcode lệnh để chỉ một thanh ghi trong vùng địa chỉ theo logic này. Như vậy 1 mã chức năng và địa chỉ hoạt động có thể được kết hợp để tạo

thành một lệnh ngắn 1 byte như sau:

Register Addressing.

Một vài lệnh dùng cụ thể cho 1 thanh ghi nào đó như thanh ghi A, DPTR.... mã Opcode tự nó cho biết thanh ghi vì các bit địa chỉ không cần biết đến.

1.2 Sự định địa chỉ trực tiếp (Direct Addressing):

Sự định địa chỉ trực tiếp có thể truy xuất bất kỳ giá trị nào trên Chip hoặc  thanh ghi phần cứng trên Chip. Một byte địa chỉ trực tiếp được đưa vào Opcode để định rõ vị trí được dùng như sau:
Direct Addressing

Tùy thuộc các bit bậc cao của địa chỉ trực tiếp mà một trong 2 vùng nhớ được chọn. Khi bit 7 = 0, thì địa chỉ trực tiếp ở trong khoảng 0 - 127 (00H - 7FH) và 128 vị trí nhớ thấp của RAM trên Chip được chọn.

Tất cả các Port I/O, các thanh ghi chức năng đặc biệt, thanh ghi điều khiển hoặc thanh ghi trạng thái bao giờ cũng được quy định các địa chỉ trong khoảng 128 - 255 (80 - FFH). Khi byte địa chỉ trực tiếp nằm trong giới hạn này (ứng với bit 7 = 1) thì thanh ghi chức năng đặc biệt được truy xuất. Ví dụ Port 0 và Port 1 được quy định địa chỉ trực tiếp là 80H và 90H, P0, P1 là dạng thức rút gọn thuật nhớ của Port, thì sự biến thiên cho phép thay thế và hiểu dạng thức rút gọn thuật nhớ của chúng. Chẳng hạn lệnh: MOV P1, A sự biên dịch sẽ xác định địa chỉ trực tiếp của Port 1 là 90H đặt vào hai byte của lệnh (byte 1 của port 0).

1.3 Sự định vị địa chỉ gián tiếp (Indirect Addressing):

Sự định địa chỉ gián tiếp được tượng trưng bởi ký hiệu @ được đặt trước R0, R1 hay DPTR. R0 và R1 có thể hoạt động như một thanh ghi con trỏ mà nội dung của nó cho biết một địa chỉ trong RAM nội ở nơi mà dữ liệu được ghi hoặc được đọc. Bit có trọng số nhỏ nhất của Opcode lệnh sẽ xác định R0 hay R1 được dùng con trỏ Pointer.

...................................

KẾT LUẬN

Sau 7 tuần làm việc khẩn trương cùng với sự nhiệt tình của thầy hướng dẫn Nguyễn Đình Phú. Đề tài: “MẠCH GHI ĐỌC EPROM CHO VI ĐIỀU KHIỂN 8951” đã hoàn thành đúng thời gian qui định. Đây là đề tài mang tính tổng hợp, kết hợp giữa kỹ thuật điện tử và kỹ thuật lập trình.

Với sự quyết tâm và nỗ lực không ngừng, tập luận văn này đã giúp cho em bước đầu làm quen với đề tài khoa học và em đã thật sự tích lũy một số kiến thức cơ bản về vi điều khiển, thiết kế mạch và kỹ thuật lập trình.

Mặt dù thời gian hạn hẹp, tài liệu tham khảo quá ít, và có nhiều vấn đề nảy sinh trong quá trình thiết kế phần mềm, nhưng em đã cố gắng hết sức mình cũng như sự tận tâm giúp đỡ của thầy hướng dẫn nên đã đạt được những yêu cầu đặt ra.

Qua quá trình thực hiện luận văn, em đã tự đánh giá được phần nào còn hạn chế và ít nhiều bổ xung các kiến thức còn hạn hẹp trong thời gian học tại trường nhất là môn kỹ thuật vi xử lí.

Em xin chân thành cảm ơn mọi sự giúp đỡ tận tình, qúy báu của các thầy - cô trong trường và thầy hướng dẫn, đã tạo nhiều điều kiện giúp chúng em hoàn thành tốt nhiệm vụ được giao đúng thời gian qui định.

Một lần nữa, em rất mong sự đóng góp ý kiến của quí thầy - cô cùng với các  bạn sinh viên tham khảo để tập luận văn được hoàn hảo hơn.

 

...................................

Mục lục

                                                                                                                          Trang

Chương I : Dẫn nhập

I. Đặt vấn đề:........................................................................................................... 1

II. Mục đích yêu cầu:............................................................................................... 1

1. Mục đích.......................................................................................................... 1

2. Yêu cầu :......................................................................................................... 1

Chương II: Khảo sát vi điều  khiển 8951

I. Cấu tạo vi điều khiển họ MSC-51........................................................................ 2

1. Giới thiệu cấu trúc phần cứng họ MSC-51 (8951):......................................... 2

2. Khảo sát sơ đồ chân 8951 và chức năng từng chân :...................................... 3

3. Cấu trúc bên trong vi điều khiển..................................................................... 5

II. Tóm tắt tập lệnh của 8951 :.............................................................................. 17

1. Các mode định vị (Addressing Mode) :........................................................ 17

2. Các kiểu lệnh (Instruction Types):................................................................ 22

III. Chương trình ngôn ngữ Assembly của 8951:................................................. 31

1. Giới thiệu :.................................................................................................... 31

2. Hoạt động của trình biên dịch (Assembler Operation).................................. 31

3. Sự sắp đặt chương trình ngôn ngữ Assmebly :............................................. 33

4. Sự tính toán biểu thức của Assemble Time (Assemble Time Expression   Evaluation):........... 36

5. Các chỉ thị biên dịch :.................................................................................... 38

Chương III: Khảo sát vi mạch 8279

I. Cấu trúc phần cứng IC 8279.............................................................................. 43

II. Cấu trúc phần mềm của 8279........................................................................... 44

Chương IV: Giới thiệu kit vi điều khiển 8951

I. Sơ đồ khối kit vi điều khiển 8951:..................................................................... 48

1. Đơn vị xử lý trung tâm :................................................................................ 48

2. Bộ nhớ :......................................................................................................... 48

Chương V: Thiết kế phần mềm

I. Giới thiệu :......................................................................................................... 51

II. Sơ đồ kết nối mạch nạp EPROM nội :............................................................. 51

III. Khởi tạo cổng giao tiếp 8255 :........................................................................ 55

IV. Chương trình đọc dữ liệu từ EPROM nội :.................................................... 55

V. Chương trình nạp EPROM nội :...................................................................... 56

VI. Chương trình xoá EPROM nội :..................................................................... 57

Thi công mạch.................................................................................................... 62

Hướng phát triển đề tài..................................................................................... 63

Kết luận................................................................................................................ 64

Tài liệu tham khảo.................................................................................................

Phụ lục................................................................................................................. 65

LUẬN VĂN TỐT NGHIỆP MẠCH GHI ĐỌC EPROM CHO VI ĐIỀU KHIỂN 8951, thuyết minh MẠCH GHI ĐỌC EPROM CHO VI ĐIỀU KHIỂN 8951, quy trình sản xuất MẠCH GHI ĐỌC EPROM CHO VI ĐIỀU KHIỂN 8951, bản vẽ nguyên lý, bản vẽ thiết kế, FILE lập trình,